DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02203074

\*\*Image available\*\*

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

62-119974 **[JP 62119974** 

PUBLISHED:

June 01, 1987 (19870601)

INVENTOR(s): KUBOTA YASUSHI

**IGUCHI KATSUJI** 

KOBA MASAYOSHI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-261738 [JP 85261738]

FILED:

November 19, 1985 (19851119)

INTL CLASS:

[4] H01L-029/78; H01L-021/268; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 553, Vol. 11, No. 338, Pg. 140,

November 05, 1987 (19871105)

## ABSTRACT

PURPOSE: To obtain the same effect as a high temperature annealing without deforming a glass substrate when an active layer is formed on the glass substrate and an MIS FET is formed on it by applying a laser beam to the whole region of or a part of a transistor region after a gate insulating film is formed.

CONSTITUTION: After a polycrystalline Si thin film 12, which is to be an active layer, is formed on the cleaned surface of a Pyrex glass substrate 11, an SiO(sub 2) film 13 which is to be a gate insulating film is formed over the whole surface including the film 12 and a laser beam is applied. Then (sup 11)B(sup +) ions are implanted into the thin film 12 through the film 13 and an annealing is carried out in an N(sub 2) atmosphere at 500 deg.C for one hour and B ions are activated and the specific resistivity of the thin film 12 is controlled to be a predetermined value. Then a polycrystalline Si gate electrode 14 and an AlSi gate electrode wiring 15 with predetermined dimensions are formed on the film 13 in lamination. After that, the whole surface including the gate electrode 14 and the gate electrode wiring 15 is covered with an SiO(sub 2) film 16 and (sup 11)B(sup +) ions are implanted again and a treatment is carried out in an H(sub 2) plasma for one hour and the whole surface is covered with an SiO(sub 2) film 17 and apertures 18 and 19 reaching the thin film 12 are drilled and source and drain electrodes 20 and 21 are buried in them.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007192531

WPI Acc No: 1987-189540/198727

Mfg. thin layer transistor - by forming MIS type FET on active layer

formed on insulating substrate surface NoAbstract Dwg 1/3

Patent Assignee: SHARP KK (SHAF )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 62119974 A 19870601 JP 85261738 A 19851119 198727 B

Priority Applications (No Type Date): JP 85261738 A 19851119

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62119974 A 8

Title Terms: MANUFACTURE; THIN; LAYER; TRANSISTOR; FORMING; MIS; TYPE; FET; ACTIVE; LAYER; FORMING; INSULATE; SUBSTRATE; SURFACE; NOABSTRACT Index Terms/Additional Words: METAL; INSULATE; SEMICONDUCTOR; FIELD; EFFECT; TRANSISTOR

Derwent Class: L03; U12; U14

International Patent Class (Additional): H01L-021/26; H01L-027/12; H01L-029/78

File Segment: CPI; EPI

# ⑲ 日本国特許庁(JP)

⑩ 特許出願公開

# 母公開特許公報(A)

昭62-119974

@Int\_Cl.4

識別記号

庁内整理番号

母公開 昭和62年(1987)6月1日

H 01 L 29/78 21/268 27/12 8422-5F 7738-5F

7514-5F

l4-5F 審査請求 未請求 発明の数 1 (全 5頁)

**匈**発明の名称 薄膜トランジスタの製造方法

- [35] I

②特 顋 昭60-261738

**②出 顋 昭60(1985)11月19日** 

母発明者 久保田

靖 大阪市

大阪市阿倍野区長池町22番22号 シャープ株式会社内 大阪市阿倍野区長池町22番22号 シャープ株式会社内

の発明者 井 ロ

勝次

大阪市阿倍野区長池町22番22号

シャープ株式会社内

 正 義

大阪市阿倍野区長池町22番22号

シャープ株式会社内

⑩出 願 人 シャープ株式会社 ⑫代 理 人 弁理士 杉山 穀至

外1名

ON A NAT PH SE 714

明 和 多

1. 発明の名称

薄膜トランジスタの製造方法

- 2. 特許請求の範囲
  - 1. 少なくとも表面が絶象物質である基板の一主面上に形成された活性層にMIS型電界効果トランジスタを形成する薄膜トランジスタの製造方法において、

少なくとも上記MIS型電界効果トランジスタのゲート絶象膜形成後に、トランジスタ領域の全部、又は、一部にレーザ光を照射する工程を含んでなることを特徴とする薄膜トランジスタの製造方法。

- 2 前記活性層が多結晶シリコンであることを特徴とする特許請求の範囲第1項記載の輝膜トランジスタの製造方法。
- 3. 前記ゲート絶縁帳が、常圧CVD法、減圧 CVD法、プラズマCVD法、光CVD法、ス パッタ蒸漕法のいずれかの方法によって形成されてなることを特殊とする特許請求の範囲第1

項記載の溥謨トランジスタの製造方法。

- 4. 前記ゲート絶縁峻に照射するレーザ光が、パルス状の紫外光レーザである。ArF、KrF、XeC、XeFエキシマ・レーザのいずれかによるものであることを特徴とする特許請求の範囲第1項記載の薄膜トランジスタの製造方法。
- 3. 発明の詳細を説明

〈産業上の利用分野〉

本発明は、大面積のアクティブ・マトリックス 液晶ディスプレイ等に応用される輝膜トランジス タの製造方法に関するものであり、特に、ガラス の歪点温度以上の低温プロセスで形成される輝頭 トランジスタの高性能化を図るようにしたもので ある。

く従来の技術〉

近年、液晶ディスプレイの大面積化が進んでおり、その駅動方式も従来の時分割方式からアクティブ・マトリックス方式に移りつつある。この方式では数万を超える画業を有する液晶ディスプレイが可能であるが、各画素毎にスイッチング・ト

ランジスタを形成する必要がある。一方、表示能力の高いフィスティッド・ネマティック・モードが使えること、及びカラー化するための透過型が可能なことなどから、ディスプレイ基板には、ガラスや石英などの透明基板が使われている。特に、大面積化を進める際には、安価なガラス基板が好ましく、アクティブ・マトリックス方式の液晶ディスプレイ等にあっては、このガラス基板上に薄膜トランジスタを形成することが必要となる。

頑張トランジスタの活性層としては、通常、アモルファス・シリコンや多結晶シリコンが用いられるが、駆動回路までも薄膜トランジスタで形成しようとする場合には、動作速度の大きい多結晶シリコンが有望となる。

多結晶シリコン薄膜トランジスタのゲート絶縁 膜には、従来、1000℃前後での無酸化膜が使 われており、従って、基板材料には、耐熱性に優 れた容融石英が使われている。しかし、大面積化 に伴い、ガラス基板を使用するにあたっては、ガ ラスの歪点温度が550~600℃であるために

発が重要となる。

本発明は上記の点に鑑みて創案されたものであり、安価で大面債化が容易をガラス基板が利用できる低温プロセスによる高性能薄膜トランジスタの形成方法を提供することを目的としたものであり、特に、多結晶シリコンを活性層とするMIS型電界効果トランジスタにおいて、良好を特性を有する界面を形成する方法を提供することを目的としている。

く問題点を解決するための手段〉

上記の目的を達成するため、本発明は、少なくとも表面が絶球物質である基版の一主面上に形成された活性層にMIS型電界効果トランジスタを形成する神順トランジスタの製造方法において、少なくとも上記のMIS型電界効果トランジスタのゲート絶球膜形成後に、トランジスタ領域の全部、または一部にレーザ光を照射する工程を含むように徹成している。

く作 用)

本発明は、活性層である例えば多結晶シリコン

従来の無酸化法は使えない。そこで、より低温での絶象膜形成法であるCVD法、プラズマCVD法、光CVD法、アラズマ陽極酸化法などを用いることになる。

く発明が解決しようとする問題点〉

しかし、現状では、上記した方法により形成した絶縁度、及びその界面の特性は無酸化膜に破べて非常に劣っており、動作特性の優れたトランジスタの形成が困難となっている。

低温で形成したこれらの絶縁源に熱処理を施す ことによって、特性の改善が期待される。実際に、 900~1000での量素雰囲気中アニールによって、熱酸化膜に近い特性のものが得られている。

しかし、この無処理は高温処理であるため、ガラス基板上での薄膜トランジスタ形成には使えたい。また 6 0 0 ℃以下の無処理では、充分な特性の向上が得られない等の問題点がある。

従って、絶縁膜と活性層の界面近傍のみに局所 的にエネルギーを与え、かつ、下地ガラス基板の 過熱を回避できるような、局所的な熱処理法の開

上に堆積した絶象膜に、エキシマレーザ等のレーザ光を短時間照射し、下地ガラス基板等の絶縁基板を過熱変形させることなしに、活性層(多結晶シリコン)と絶象膜との界面の特性を向上させるようにしたものである。

従って、短時間のエキシマ・レーザ・アニール は、多結晶シリコンと絶球線の界面に高温アニー ルと同等な効果を与えて界面特性を向上させると ともに、多結晶シリコン活性層及び絶縁膜の模質 も向上させ、かつ、下地ガラス基板への無的影響 は比較的小さく抑えられることになり、大変有効 な熱処理法である。

#### く実 施 例〉

本発明は、低温プロセスにおいて、特性の良好な薄膜トランジスタの製造方法を提供することを目的としているが、本発明の効果を明確に示すために、まず、本発明に保るレーザ光照射処理をしてMOSキャパシタを作製し、評価を行なった。

第1図(a)~(e) はそれぞれ本発明に係るレーザ光照射処理をしてMOSキャパシタを作製する工程を示す素子新面図である。

まず、有機洗浄及び酸洗浄したパイレックス・ガラス基板1上に、真空蒸着法により、多結晶シリコン薄膜2を蒸着した。多結晶シリコン薄膜の形成は、基板温度500℃、真空度3×10℃。成膜速度1A/secの条件で行ない、膜厚は1000Åであった。この多結晶シリコン薄膜2上に、イオン注入時の汚染防止用に膜厚2500Åのシリ

また、比較のために、酸化膜の後処理に関して、XeCl エキシマ・レーザを照射していない試料、及びレーザ照射の代わりに窒素雰囲気中550℃及び950℃で1時間アニールした試料も作製した。ただし950℃のアニールを施した試料の基板はパイレックス・ガラスではなく、p型シリコン基板を乾燥酸素雰囲気中950℃で熱酸化(膜厚800Å)したものを用いた。

以上のようにして作製したMOSキャパシタの CーV特性を規定し、固定電荷密度、界面準位密 度を評価した。結果を以下の表に示す。

袤

酸化膜後処理	固定電荷密度GF7	界面革位密度にデモア
エキシマ・レーサ照射	9.5 × 1 0 10	7.2 × 1 0 10
カし	8.7 × 1 0 11	7. 4 × 1 0 <sup>11</sup>
550C 7=-N	3.7 × 1 0 11	2.6 × 1 0 <sup>11</sup>
95007=-~	8.8 × 1 J <sup>10</sup>	7.0 × 1 0 10

コン酸化製3を常圧CVD法で堆積した後、ボロン・イオン(11B+)を100keVで1×1014個/cl 注入し、ボロン活性化のために、窒素界囲気中 500℃で1時間アニールした(第1図(a)診照)。 これによって、多結晶シリコン層2は、顔定に支 障のない抵抗率(~10Ωca)となった。次に、 第1図(b)に示すように酸化シリコン膜3を除去した後、多結晶シリコン層2を円形にパターニングした。

次いで、第1図(c)に示すように常圧CVD法により、420℃でシリコン酸化膜4を1500 Å 堆積し、3×10<sup>-5</sup>Paの真空中、XeC&エキシマレーザでパルス状の架外光(波長308 nm.パルス幅18nsec,出力200mJ/od)を200パルス照射した。

次いで、第1図(d)に示すように酸化镍 4 をリング状に除去し、その後スパッタ法で A&Siを5000 A 蒸着して第1図(e)に示すように円型電医(0.8 == 4)5, ガードリング 6、リング状電医7をパターン形成した。最後に、水素雰囲気

上記の表からも明らかなように、エキシマ・レ ーザ照射によって、ガラス基板には変形などの悪 影響は現われず、界面特性には、950℃アニー ルとほぼ同等の効果が得られた。これは、レーザ 光のほとんどが、吸収係数の大きい多結晶シリコ ン暦の界面付近で吸収されるため、界面近傍は 950℃アニールと同程度まで局所的にアニール されるが、熱拡散によってガラス基板の温度上昇 は比較的小さくなり、基板温度がその歪点以下に 抑えられていることによる。ウェハー全体をアニ ールする通常の方法では、ガラスの歪点温度であ る550~600℃程度までしか加熱できたいた め、表に示されるように大幅を改善が得られない が、エキシマ・レーザによる短時間局所的アニー ルを利用すれば、低温プロセスでも、高温プロセ スに匹敵する界面特性の改善が可能となる。

次に、本発明に基づく多結晶シリコン薄膜トランジスタの作製例について、第2図(a)~(f)を参照して述べる。

第2図(a)~(f)はそれぞれ本発明の一天施例

としての多結晶シリコン薄膜トランジスタの作製 の各プロセスにかける業子断面を示す図である。

本発明を実施するに当り、少なくとも表面が絶。 破物質である基板としてパイレックス・ガラス基 板11を用い、第2図 (a) に示けように、まず、 有機洗浄及び酸洗浄したパイレックス・ガラス基 板11上に、前述の真空蒸潜法により1000A の多結晶シリコン薄膜12を蒸着し、活性層部を パターニングして形成した。次いで、第2図(b) に示すように常圧CVD法により、420℃でゲ ート絶縁膜となるシリコン酸化膜13を1500 A、堆積し、前述の条件で、 XeC& エキシマ・レー ザを照射した。**%に、第2図(c)に示すように**前 述の真空蒸産法により、多結晶シリコン14を 500Å堆積し、続いてその上にスパッタ法によ り Al Si 膜 1 5 を 5 0 0 0 A 堆積 した後、フォト リングラフィーによりゲート電価を形成した。次 に第2図 (d) に示すように、イオン注入時の汚染 防止用に常圧CVD法により、シリコン酸化膜16 を 5 0 0 A 形成した後、ポロンイオン ( <sup>11</sup> B <sup>+</sup> )を

ゲート絶縁腹形成後、エキシマ・レーザを照射したものであり、Bは未照射のものである。

たな、薄膜トランジスタのチャンネル長は 4μm, チャンネル幅は 6 μm である、また、ソースに対 するドレインのパイアス電圧は — 0.8 V である。

この第3図より、短時間局所的エキシマ・レーザ・アニールによって、トランジスタ特性が向上していることが解る。

以上のように、このエキシマ・レーザ・アニールを多結晶シリコン薄膜トランジスタのプロセスに採用することにより、ガラス基板上での低温プロセスに於いても、特性の良好なトランジスタが 形成可能となった。

をお、上記実施例では、ゲート組象膜として、常圧CVD法によるシリコン酸化類を用いたが、本発明はこれに限らず、常圧CVD法、減圧CVD法、プラズマCVD法、光CVD法、スパッタ蒸溶法などで形成されたシリコン酸化物、シリコン酸氢化膜、シリコン酸氢化膜などを用いても良い。また、照射するレーザも、XeC&エキシマ・レー

また、上記実施例との比較のため、同時化、ゲート絶縁膜形成後のエキシマ・レーザ・アニールを施していない薄膜トランジスタも作製した。他のプロセスは上と同じである。

第3図は、これらの薄膜トランジスタのゲート 電圧対ソース電流特性を示したものであり、Aは

ザに限らず、ArF, KrF, XeFなどのエキシマレーザを使用しても良い。またレーザ照射は真空中で行なったが、酸素或いは水素雰囲気中での照射も同様の効果が得られる。

#### く発明の効果〉

以上のように、本発明によれば、ガラス基板等の表面が絶縁物質である基板上の薄膜トランタスタ形成に於いて、ゲート絶縁膜にエキンマ・レーザ等のレーザ光を照射することにより、ガラス基板等を変形させることなく、高温アニールとのの効果を引き出すことができる。これにより、安面なガラス基板等を用いたアクティブ・マトリックス・パネルの製造が可能となり、大面積薄型ディスプレイなどへの応用が期待される。


## 4. 図面の簡単な説明


第1図(a) 乃至(e) はそれぞれ本発明に係るレーザ光照射処理をしてMOSキャパッタを作唆する工程を示す素子断面例、第2図(a) 乃至(f) はそれぞれ本発明の一実施例としての多結品シリコン頑談トランジスタの作気の各プロセスに会ける

素子新面を示す図、第3図は作製した多結晶シリュン薄膜トランジスタの特性を示す図である。


1…パイレックス・ガラス基板、 2 …多結晶 シリコン薄膜(活性層)、 3…常圧CVDシ リコン酸化膜(インプラ時茂染防止膜)、 4 …常圧CVDシリコン酸化膜(ゲート絶縁膜)、 5 … A & Si ( 円型電極) 6 ... A & S i (# - F リング)、7 … A&Si (リング状電極)、 11 …パイレックス・ガラス基板、 12…多結晶 シリコン薄膜(活性層 )、 13…常圧CVD シリコン酸化膜(ゲート絶縁膜)、 14…多 結晶シリコン(ゲート電極)、 15 ··· AℓSi (ゲート電極配線)、 16…常圧CVDシリ コン酸化膜(インプラ時汚染防止膜)、 17 …常圧CVDシリコン酸化膜(層間絶象膜)、 2 0 … AlSi (ソース電極配線 )、 2 1 ... AlSi (ドレイン電極配線)。


代理人 弁理士 福士 愛 彦(他 2 名)

















第3四